Best Available Copy

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-152574

(43)公開日 平成5年(1993)6月18日

(51)Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 29/784 27/06 29/91

9168-4M

H01L 29/78

321 J

7210-4M

27/ 06

101 D

審査請求 未請求 請求項の数7(全 5 頁) 最終頁に続く

(21)出願番号

(22)出願日

特願平3-315691

平成3年(1991)11月29日

(71)出願人 000005234

富士電機株式会社

神奈川県川崎市川崎区田辺新田1番1号

(72)発明者 桐畑 文明

神奈川県川崎市川崎区田辺新田1番1号

富士電機株式会社内


(74)代理人 弁理士 山口 巖

(54) 【発明の名称 】 半導体装置

(57)【要約】

【目的】絶縁ゲート型バイポーラトランジスタに個別素 子のフライホィーリングダイオードを接続すると、高電 力密度化が難しく、また接続導線のインダクタンスのた めに高速化も困難である欠点を解消する。

【構成】一つの半導体基体にIGBTとFWDを形成し て高電力密度化をはかり、IGBTのエミッタ電極とF WDの主電極を一体化することによりインダクタンスを 低減する。また両者の間に非干渉領域を設けることによ り、ダイオードの逆回復時の干渉効果によってIGBT がラッチアップするのを防ぐ。



1

【特許請求の範囲】

S) '

【請求項1】第一導電型で低不純物濃度の半導体基体の一側の表面層に、さらにその表面層に第一導電型で高不純物濃度の第二領域を有する第二導電型の第一領域と、第二導電型で高不純物濃度の第三領域とが形成され、その半導体基体本来の領域の露出面と第二領域とにはって第一領域の表面上にゲート絶縁膜を介してゲートをが設けられ、その半導体基体の他側の表面層に第一領域に対向して第二導電型の第四領域、第三領域に対向して第四領域に隣接する第一導電型で高不純物濃度の第四領域が形成され、第一領域と第二領域とに共通にに第一電域が形成され、第一領域と第二領域とに共通にに接続され、第四領域、第五領域に共通に第三電極が接触するとを特徴とする半導体装置。

【請求項2】第一導電型で低不純物濃度の半導体基体の一側の表面層に、さらにその表面層に第一導電型で高不純物濃度の第二領域を有する第二導電型の第一領域と、第二導電型で高不純物濃度の第三領域とが形成され、その半導体基体本来の領域の露出面と第二領域とにはさまれた第一領域の表面上にゲート絶縁膜を介してゲート電が設けられ、その半導体基体の他側の表面層に第一領域に対向して第二導電型の第四領域、第三領域に対向して第四領域に隣接する第一導電型で高不純物濃度の第五領域が形成され、第四領域と第二導電型で高不純物濃度の第五領域が形成され、第一領域と第二領域とに共通に第一電極、第二領域に第二電極がそれぞれ接触して互いに接続され、第五領域、第六領域および第七領域に共通に第三電極が接触することを特徴とする半導体装置。

【請求項3】第一領域の第三領域に最も近い部分には第 30 二領域および表面上のゲート電極が設けられない請求項 1あるいは2記載の半導体装置。

【請求項4】第一領域と第三領域との間に間隔がある請求項1、2あるいは3記載の半導体装置。

【請求項5】第三領域が第一領域を囲み、両領域の間に 第二導電型のガードリング領域が形成された請求項4記 載の半導体装置。

【請求項6】第三領域に最も近い第一領域の縁を含む半導体基体の表面に垂直な面と第五領域の第四領域に接する縁を含む半導体基体の表面に垂直な面との距離しが、半導体基体本来の領域の小数キャリアのライフタイムをτとするときに、L≥40 τ 1/2 である請求項1 ないし5のいずれかに記載の半導体装置。

【請求項7】第一電極と第二電極が半導体基体表面との間に絶縁膜を介する導体層により接続され、第二電極に外部との接続のための導線が結合された請求項1ないし6のいずれかに記載の半導体装置。

【発明の詳細な説明】

[0 0 0 1]

【産業上の利用分野】本発明は、インバータなどの電力

2

変換装置に用いられる電圧駆動可能な絶縁ゲート型バイポーラトランジスタ(以下IGBTと略す)を含む半導体装置に関する。

[0002]

【従来の技術】方向性のある半導体素子に逆並列に接続 さる逆方向に主電流を流すダイオードはフリーホィーリ ングダイオード (以下FWDと略す) として知られてい る。図2はそのようなFWDとIGBTを示し、IGB Tチップ10は n 層 1 の一側の表面層に p ウエル 2 を形成 し、さらにその表面層にnエミッタ層3を形成し、pウ エル2の n 層 1 の露出部と n エミッタ層 3 にはさまれた チャネル部4の上にゲート酸化膜5を介してゲート端子 Gに接続されるゲート電極6を設け、pウエル2および nエミッタ層3の表面に共通にエミッタ電極7を接触さ せ、n層1の他側に隣接するpエミッタ層8の表面にコ レクタ電極9を接触させてなる。Alの蒸着により形成さ れるエミッタ電極7にはnエミッタ層3を形成しないp ウエル11の上にパッド部12が設けられる。またチップの 縁部には耐圧向上のためにp型ガードリング13が、この 場合は2段に形成されている。一方、FWDチップ20は n層21の一側の表面層に p+ アノード領域22を形成し、 その表面にAlの蒸着により形成されるアノード電極23を 接触させ、他側に隣接するn+領域24にカソード電極25 を接触させてなる。この場合もp型ガードリング26がチ ップ縁部に設けられている。FWDチップ20のカソード 電極25はIGBTチップ10のコレクタ電極9とともに容 器の中の金属板にはんだ付けされ、共通のコレクタ端子 Cに接続される。一方、IGBTチップ10のパッド部12 およびFWDチップ20のアノード電極23はそれぞれにボ ンディングしたAl線27によりエミッタ端子Eに接続され

[0003]

【発明が解決しようとする課題】図2に示すようなIGBTチップ10とFWDチップ20の二つを一つの容器内に配置する場合、2チップの間には、耐圧上必要な縁面距離をとるためとチップの裏面のはんだ付けでの余裕しろをとるために間隙をあける必要がある。また、IGBTチップ10にはボンディングパッド部12を設ける必要がある。このようなことから、チップそのものや容器内配置において、高電力密度化を図るのが困難である。さらにおいて、高電力密度化を図るのが困難である。さらに、アルミニウム導線27をボンディングすることによって配線する構造であるため、容器内のインダクタンスが増大するとともにチップ間でのばらつきが大きく、高速化や大電流容量化が困難であるという欠点がある。

【0004】本発明の目的は、上述の欠点を除き、IGBTとFWDを有し、低インダクタンスで高速化が可能な半導体装置を提供することにある。

[0005]

【課題を解決するための手段】上記の目的を達成するた 50 めに、本発明の半導体装置は、第一導電型で低不純物濃 3

度の半導体基体の一側の表面層に、さらにその表面層に 第一導電型で高不純物濃度の第二領域を有する第二導電 型の第一領域と、第二導電型で高不純物濃度の第三領域 とが形成され、その半導体基体本来の領域の露出面と第 二領域とにはさまれた第一領域の表面上にゲート絶縁膜 を介してゲート電極が設けられ、その半導体基体の他側 の表面層に第一領域に対向して第二導電型の第四領域、 第三領域に対向して第四領域に隣接する第一導電型で高 不純物濃度の第五領域が形成され、第一領域と第二領域 とに共通に第一電極、第二領域に第二電極がそれぞれ接 触して互いに接続され、第四領域、第五領域に共通に第 三電極が接触するものとする。あるいは、第四領域の表 面層に第一導電型で高不純物濃度の第六領域と第二導電 型で高不純物濃度の第七領域が形成され、第五領域、第 六領域および第七領域に共通に第三電極が接触するもの とする。

【0006】そして、第一領域の第三領域に最も近い部分には第二領域および表面上のゲート電極が設けられないことが有効である。また、第一領域と第三領域はとの間に間隔があることが有効であり、その際、第三領域が第一領域を囲み、両領域の間に第二導電型のガードリン、領域が形成されたことも有効である。あるいはまた、第二領域に最も近い第一領域の縁を含む半導体基体の表面に垂直な面と第五領域の第四領域に接する縁を含む半導体基体の表面に垂直な面との距離しが、半導体基体の領域の小数キャリアのライフタイムをでとするとに、上≥40で1/2であることが効果的である。さらに、第一電極と第二電極が半導体基体表面との間に絶縁にかの導線が結合されることが有効である。

[0007]

【作用】半導体素体とそれに形成された第一領域、第二 領域、表面上にゲート絶縁膜を介して設けられたゲート 電極、第四領域ならびに第一電極、第三電極によりIG BTが構成され、半導体基体とそれに形成される第三領 域、第五領域ならびに第二電極、第三電極によりダイオ ードが形成され、第一電極と第二電極が接続されるの で、一つの半導体基体にIGBTとFWDが集積され、 高密度化が達成され、相互の接続のための導線を省くこ とができるのでインダクタンスが減少し、高速化が可能 になる。そして、第四領域を第五領域、第六領域を介し て第三電極と接続する場合はコレクタ・ショート型にな り、第四領域から基体本来の領域へのキャリアの注入効 率を低下させ、スイッチング損失を減らす効果がある。 第一領域の第三領域に最も近い部分にMOS構造を設け ないこと、さらに両領域の間隔を明けることは、MOS 構造からのダイオード部へのキャリアの注入を防ぐ。さ らに第一領域と第五領域の間隔 Lを40 r 1/2 とすること により、ダイオードが逆回復するときのIGBT部にラ ッチアップを起こす干渉効果を防止できる。また、IG 50 4

BT部とFWD部の間にガードリングを設けることにより、空乏層を第一領域の下から第三領域の下へ伸ばして耐圧を確保することができる。

[0008]

【実施例】図1は本発明の一実施例の逆導通IGBTを示し、図2と共通の部分には同一の符号が付されている。pウエル2、nエミッタ層3、pエミッタ層8を有するIGBT部10を形成したn型シリコン基体1にp+アノード領域14とn+領域15を有するFWD部20が形成されて1チップ化されている。IGBT部10のエミッタ電極7およびダイオード部20のアノード電極16とそれらの間の接続部分はAI蒸着により一体に形成される。接続部分とシリコン基体とは酸化膜によって絶縁されている。IGBT部10のpウエル2の内、ダイオードからのアード領域14に最も近いところには、ダイオードからのアード領域14に最も近いところには、ダイオードからのアート酸化膜5およびゲート電極6を設けない。またこのpウエル2とFWD部のp+領域14との間には間隔を設けている。

【0009】シリコン基体1の他方の側にIGBT部においてはpエミッタ層8が形成されているが、さらにその表面層にp層8よりも浅い拡散層であるp+領域17およびn+領域18が交互に形成され、その上にコレクタ電極9が接触することによりコレクタ・ショート構造となっている。すなわち、n+領域18の存在が、p+領域17とpエミッタ層8を通しての正孔の注入効率を低下させ、ターンオフ時のスイッチング損失を低減する働きをする。IGBT部10とFWD部20の間に設けられる非干渉領域30には、このコレクタ側の表面層にp+領域19が形成されており、FWD部20のp+アノード領域14から注入された正孔を吸い出す働きをするので、干渉効果の低減に役立つ。

【0010】FWD部20の同じ側の表面層に形成される n+ 領域15はダイオードのカソードとなる。この n+ 領域15の縁部を通る基体1の主面に垂直な断面Bと、IGBT部10のFWD部に最も近いpウエル2の縁部を通る垂直断面Aの間には間隔を設け非干渉領域30とする。この間の距離L〔μ m〕が零のときは、ダイオードが逆回復するときにIGBTがラッチアップする現象が観測された。デバイスシュミレーションと実験によれば、このダイオードの干渉効果はLが次の条件のとき起こらないことが確認された。

$L \ge 40 \tau^{1/2} \qquad -----(1)$

ここで τ $\{\mu s\}$ はダイオード部のn-層1の小数キャリアのライフタイムである。図1に示した実施例ではL= 90μ mであった。このような逆導通IGBTチップを容器内に収容して、従来より20%以上の高電力密度を得ることができた。

【0011】図3は本発明の別の実施例の逆導通IGB Tを示す。FWD部20のライフタイムが小さくできない

6

場合には、式(1) からもわかるようにLを大きくする必 要がある。この場合もFWD部20のp+アノード領域14 をIGBT部10のpウエル2の端部Aより遠く離した方 が干渉効果の低減に効果がある。しかし、この距離が長 くなると、空乏層の限界が表面に出て耐圧が低下するお それがあるため、pウエル2の端部Aとp+領域14の間 に図示のように p+ ガードリング領域13をもける。

【0012】前述のようにアノード電極16はエミッタ電 極7と一体に形成されているので、エミッタ端子Eとの 接続は、アノード電極16をパッド部としてのAI線のボン ディングによって行うことができる。より低インダクタ ンス化を図るためには、アノード電極16に電極板を融着 あるいは圧着することが有効であり、同時に基体の他面 側のコレクタ電極9にも電極板を接続するとよい。

[0013]

【発明の効果】本発明によれば、IGBTとFWDを1 チップ化して逆導通IGBTとすることによりチップ間 間隙が不要となり、またIGBTのエミッタ電極とFW Dの主電極とを一体に形成できるため、両電極間の導線 による接続が不要になり、低インダクタンス配線が可能 となった。さらに、IGBT部とFWD部の間に非干渉 領域を設けることで、ダイオードの逆回復時の電圧ある いは電流の変化によってIGBTがラッチアップするこ とを防止することができた。これらの結果、低インダク タンスで高電力密度の電力変換装置用半導体装置が実現

可能になった。


【図面の簡単な説明】

- 【図1】本発明の一実施例の逆導通IGBTの断面図
- 【図2】従来のIGBTとFWDの断面図
- 【図3】本発明の別の実施例の逆導通IGBTの断面図 【符号の説明】
- 半導体基体
- pウエル 2
- 3 nエミッタ層
- 5 ゲート酸化膜
- ゲート電極 6
- 7 エミッタ電極
- pエミッタ層 8
- コレクタ電極
- ガードリング領域 1 3
- p+ アノード領域 14
- 1 5 n+カソード領域
- アノード電極 16
- 1 7 p+領域
- n+領域 18


 - 19 p+領域 10 IGBT部

 - FWD部 2 0
 - 3 0 非干涉領域


【図1】



【図3】



【図2】



フロントページの続き

(51) Int. Cl. 5

識別記号

庁内整理番号

FΙ

技術表示箇所

9168-4M

8225 - 4M

H 0 1 L 29/78 29/91 3 2 1 K

L